2.基于sic的功率器件，得益于sic材料宽禁带带隙、高击穿场强、高导热率等优越的物理特性，在对大功率有显著需求的电网、高铁、电动车及航空航天等领域有着非常大的前景，在sic功率器件尤其是金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,mosfet)的制备过程中，较低质量的栅极界面氧化物已经极大地限制了功率器件性能的发挥。

  3.当前阶段采用的栅极氧化物往往是sio2材料，其一般会用对sic直接热氧化生长得到，但是对于热氧生长的sio2层，其界面处往往会不可避免地出现较多界面缺陷，致使其沟道迁移率出现一下子就下降，与sic理论电子迁移率相差甚远，此外，由于sio2的介电常数仅为3.9，会增加栅氧材料处的电场，对其可靠性提出了较大的难题。

  4.作为sio2材料的替代，以al2o3、hfo2等高介电常数材料为代表的栅氧材料在近年来被广泛研究，然而这些材料相比于sio2，禁带宽度往往较窄，使得在栅压作用下，由于高介电常数材料与sic的匹配，导致导带差距和价带差距较小，从而使电子很容易跨过势垒，进而产生较大的隧穿电流，造成栅极处较大的能量损耗。

  5.另一方面，传统的栅氧结构通过在sio2上设置al2o3层，虽能进一步拓宽栅氧处的载流子势垒，从而减小隧穿电流，但由于al2o3材料存在诸多晶相，在升降温的过程中，各种晶相结构会相互转变，易产生晶界，使得在栅压作用下，al2o3材料易产生栅极漏电流，进而在高场强下容易击穿，致使实际应用中存在比较大困难。

  6.本技术针对现存技术中的缺点，提供了一种栅氧结构和制备方法，具有沟道迁移率高、栅极能量损耗小的优点，突破了传统栅氧结构的栅极容易漏电流的瓶颈。

  8.一种栅氧结构，包括sic衬底层、氧化层、中间层和高介电材料层，所述氧化层设置在所述sic衬底层上，所述中间层设置在氧化层上，所述中间层远离氧化层的一侧设置有高介电材料层。

  9.可选的，所述高介电材料层为hfo2层、zro2层或y2o3层中的任意一种。

  10.可选的，所述氧化层为sio2层，且所述sio2层的厚度为1～10nm。

  11.可选的，所述中间层为al2o3层，且所述al2o3层的厚度为60～100nm。

  15.使用热氧化生长方法，在1200～1500℃的氧气环境下对清洗后的所述sic衬底层

  17.将al2o3材料通过原子层沉积方法沉积在退火处理后的所述氧化层上，得到中间层，并对所述中间层进行退火处理；

  18.将高介电材料通过低压气相沉积方法沉积在退火处理后的所述中间层上，得到高介电材料层。

  19.可选的，消除所述氧化层的表面悬挂键钝化和界面态缺陷的退火温度为1350℃。

  20.可选的，消除所述氧化层的表面悬挂键钝化和界面态缺陷的大气压为1.5pa。

  21.可选的，消除所述氧化层的表面悬挂键钝化和界面态缺陷的气氛环境为n2环境、no环境或n2o环境中的任意一种。

  22.可选的，所述高介电材料为hfo2、zro2或y2o3中的任意一种。

  24.通过在中间层上设置一层高介电材料层，从而利用高介电材料层作为保护层，负责降低中间层处产生的栅极漏电流，从而使得即使是在高场强下，也不可能会出现击穿现象，提高了期间工作的可靠性，同时通过在传统的单纯设置高介电材料层或sio2栅介质技术上，复合中间层和高介电材料层，降低了沟道与sic之间有的大量界面态，来提升了沟道迁移率，提高了器件的正向导通能力。

  25.为了更清楚地说明本技术实施例或现存技术中的技术方案，下面将对实施例或现存技术描述中所需要用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还能够准确的通过这些附图获得其他的附图。

  27.图2为本实施例一提出的不同介电材料的相对介电常数与能带间隙示意图；

  28.图3为本实施例一提出的sio2/al2o3/高介电材料相比于传统的单层al2o3、传统双层sio2/al2o3的能带变化示意图。

  29.附图标记：1、sic衬底层；2、氧化层；3、中间层；4、高介电材料层。

  30.下面结合实施例对本技术做进一步的详细说明，以下实施例是对本技术的解释而本技术并不局限于以下实施例。

  32.一种栅氧结构，包括sic衬底层1、氧化层2、中间层3和高介电材料层4，氧化层2设置在sic衬底层1上，中间层3设置在氧化层2上，中间层3远离氧化层2的一侧设置有高介电材料层4，高介电材料层4为hfo2层、zro2层或y2o3层中的任意一种，中间层3为al2o3层。

  33.传统的栅氧结构采用的是在sio2层上只添加一层al2o3层，但是由于al2o3的介电常数为9，禁带宽度为8.7ev，兼具了较高的介电常数和禁带宽度，但是由于al2o3存在诸多晶相，在升降温过程中，各种晶相结构会相互转换，易产生晶界，因此导致在栅压作用下，

  34.因此，本技术通过在中间层3，即al2o3层上设置一层高介电材料层4，从而利用高介电材料层4作为保护层，负责降低al2o3层处产生的栅极漏电流，从而使得即使是在高场强下，也不可能会出现击穿现象，提高了期间工作的可靠性。

  35.如图1所示，δev表示价带差距，δec表示导带差距，由图可知，设置一层高介材料层后的栅氧结构的sic衬底层1的界面处的价带差距和导带差距产生的影响较小，因此进一步证明了高介电材料层4的设置能提高整体的耐压能力及抑制栅极漏电流。

  36.如图2所示，由图可知，al2o3材料相比于y2o3材料、zro2材料、hfo2材料、ta2o5材料以及la2o3材料而言，al2o3材料兼具较大的介电常数和能带间隙，而氧化层2为sio2层，从而通过将sio2层、al2o3层和高介电材料层4集成到同一个栅氧处，进而利用了al2o3层具有较大的介电常数和能带间隙、al2o3/sio2结构具有很小的界面态缺陷浓度以及高介电材料层4具有可靠性的特点，提高了沟道的载流子迁移率。

  37.其中，由于sio2层的厚度太薄容易造成漏电，太厚则容易屏蔽al2o3层的作用，因此厚度设置为1～10nm，用于保护界面势垒、提升al2o3层与sic衬底层1界面处的价带差距与导带差距，同时由于sio2层具有较大的能带间隙，用于隔离al2o3层与sic衬底层1，并负责提升隧穿电流势垒。

  38.由于栅氧结构的总体等效厚度相对于sio2的等效厚度而言需要保持在30～50nm，且考虑到sio2层的物理厚度约为1～10nm，al2o3层的等效厚度需设置为26～44nm，因此al2o3层的物理厚度设置为60～100nm，同时考虑到高介电材料层4不应影响al2o3层，因此设置高介电材料层4的等效厚度约设置为3～5nm，并且根据al2o3、zro2和hfo2自身的相对介电常数分别为9.0、25、25，其物理厚度可相较于sio2层的等效厚度的2-6倍，因此高介电材料层4的物理厚度设置为6～30nm。

  40.一种栅氧结构的制备方法，包括以下步骤：在500℃下，使用清洗气体对sic衬底层1的表面晶面缺陷进行清理洗涤，其中清洗气体能选用氢气；使用热氧化生长方法，在1200～1500℃的氧气环境下对清洗后的sic衬底层1进行氧化，得到氧化层2，即sio2层，同时通过氧化时间控制生成的sio2层的厚度；使用高温退火的方法消除氧化层2的表面悬挂键钝化和界面态缺陷，其中，消除氧化层2的表面悬挂键钝化和界面态缺陷的退火温度为1350℃，消除氧化层2的表面悬挂键钝化和界面态缺陷的大气压为1.5pa，消除氧化层2的表面悬挂键钝化和界面态缺陷的气氛环境为n2环境、no环境或n2o环境中的任意一种。

  41.将al2o3材料通过原子层沉积方法沉积在退火处理后的氧化层2上，得到中间层3，即al2o3层，并对中间层3进行退火处理，其中通过原子层沉积的脉冲次数控制生成的中间层3的厚度；最后将高介电材料通过低压气相沉积方法沉积在退火处理后的中间层3上，得到高介电材料层4，其中高介电材料为hfo2、zro2或y2o3中的任意一种，且通过沉积时间控制高介电材料层4的厚度。

  42.通过本实施例的制备方法所得的高介电材料层4作为保护层，负责降低栅氧漏电流，提升器件工作的可靠性，而制备而得的al2o3层则利用其具有较大的介电常数和能带间隙的特点，并结合al2o3/sio2结构具有很小的界面态缺陷浓度以及高介电材料层4具有可靠性的特点，提高了沟道的载流子迁移率，另一方面，al2o3层也起到了分摊电场和漏电流的作

  用，对于制备所得的sio2层，则利用了其具有较大能带间隙的特点，从而作为al2o3层与sic衬底层1之间的隔离层，用于提升隧穿电流势垒。

  43.具体的，本实施例以高介电材料为hfo2为例进行制备过程的具体描述，首先选用h2作为清洗气体，在500℃的温度下对sic衬底层1的表面晶面缺陷进行清理洗涤，然后采用热氧化的方法，在1250℃下，将5nm的sio2层生长在sic衬底层1表面，其中氧化时间设置为10分钟，从而控制sio2层的厚度为5nm；选取1350℃，在n2环境且大气压力为1.5pa下，对sio2层进行退火处理，然后采用原子层沉积方法在200℃下沉积al2o3层，具体的，采用三甲基铝作为气流源，在氧气气压为3pa的环境下，经过控制单次脉冲保持在0.01nm，脉冲次数为9000次，使得al2o3层的厚度为90nm；采用低压气相沉积的方式在500℃下沉积hfo2层，且沉积时间控制在2小时，从而使得hfo2层的厚度为20nm。

  44.基于高介电材料为hfo2时，通过该制备方法方法所得到的栅氧结构，由实际测试得，此时的界面态缺陷密度在距离导带0.4ev时，可低于5

  ，且测得在不同场强下，栅极漏电流情况为，当击穿场强大于15m v/cm时，击穿时的漏电流小于10-8

  46.本实施例同样以高介电材料为hfo2材料作为例举例进行制备过程的描述，但本实施例与实施例二的不同之处在于，在采用低压气相沉积方法对hfo2材料来沉积得到hfo2层时，其得到的厚度为30nm，此时控制的低压气相沉积的沉积时间为2小时。

  48.本实施例同样以高介电材料为hfo2材料作为例举例进行制备过程的描述，但本实施例与实施例二的不同之处在于，对sio2层进行退火处理的环境为在no环境下进行，而大气压力依旧控制在1.5pa，温度同样选用1350℃。

  50.本实施例同样以高介电材料为hfo2材料作为例举例进行制备过程的描述，但本实施例与实施例二的不同之处在于，对sio2层进行退火处理的环境为在n2o环境下进行，而大气压力依旧控制在1.5pa，温度同样选用1350℃。

  52.本实施例以高介电材料为zro2为例进行制备过程的具体描述，首先选用h2作为清洗气体，在500℃的温度下对sic衬底层1的表面晶面缺陷进行清理洗涤，然后采用热氧化的方法，在1250℃下，将5nm的sio2层生长在sic衬底层1表面，其中氧化时间设置为10分钟，来保证sio2层的厚度为5nm；选取1350℃，在n2环境且大气压力为1.5pa下，对sio2层进行退火处理，然后采用原子层沉积方法在200℃下沉积al2o3层，具体的，控制单次脉冲为0.01nm，脉冲次数设置为9000次，且采用三甲基铝作为气流源，在氧气气压为3pa环境中进行沉积，从而使得al2o3层的厚度为90nm；采用低压气相沉积的方式在500℃下沉积zro2层，且控制沉积时间为2小时，使得zro2层的厚度为20nm。

  53.此外，需要说明的是，本说明书里面所描述的具体实施例，其零、部件的形状、所取名称等可以不同。凡依本技术专利构思所述的构造、特征及原理所做的等效或简单变化，均包括于本技术专利的保护范围内。本技术所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离本技术的结构或者超越本